全国2005年7月高等教育自学考试
计算机组成原理试题
课程代码：02318
一、单项选择题(本大题共15小题，每小题1分，共15分)
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。
1.若二进制数为10110.11，则相应的十进制数为( )
A.22.75 B.22.5
C.21.5 D.22.3
2.某机字长为16位，含一位数符，用补码表示，则定点小数所能表示的绝对值最大的负数为( )
A.-(1-2-15) B.-(1-2-16)
C.-2-15 D.-1
3.若[X]补=1.1011，则[-X]补=( )
A.1.0101 B.1.1011
C.0.0101 D.0.1011
4.规格化后尾数的最高数位为1的原浮点数是( )
A.所有浮点数 B.正浮点数
C.负浮点数 D.阶码以2为底的正数
5.在进行布斯补码一位乘法时，若相邻两位乘数yiyi+1为10时，完成的操作是( )
A.减y B.加x
C.减x D.加y
6.静态存储器的特点是( )
A.写入的信息静止不变 B.在电源正常情况下，写入的信息能长期保持不变
C.只读不写，因而信息不再变化 D.停电后，信息仍能长久保持不变
7.选择Cache替换算法的主要依据是( )
A.采用何种地址映象方式 B.采用何种写入方法
C.Cache使用的器件 D.Cache的访问命中率
8.在存储器堆栈中，若堆栈从地址大的位置向地址小的位置生成，栈底地址为A，SP初值为A+1，则堆栈压栈操作是( )
A.将SP的值加1，然后将数据写入堆栈
B.将SP的值减1，然后将数据写入堆栈
C.向SP所指的存储位置写入数据
D.向栈底写入数据
9.为了缩短指令中某个地址段的位数，有效的方法是( )
A.采用立即寻址 B.采用直接寻址
C.采用存储器间接寻址 D.采用寄存器寻址
10.构成中央处理器的两个主要部分是( )
A.控制器和寄存器 B.控制器和运算器
C.运算器和寄存器 D.控制器和存储器
11.微程序控制采用( )
A.硬连线逻辑实现 B.组合逻辑电路实现
C.存储逻辑实现 D.时序电路实现
12.下列说法中正确的是( )
A.串行总线一般用于短距离数据传输，并行总线主要用于低速数据传输
B.串行总线一般用于短距离数据传输，并行总线主要用于高速数据传输
C.串行总线一般用于长距离数据传输，并行总线主要用于高速数据传输
D.串行总线一般用于长距离数据传输，并行总线主要用于低速数据传输
13.获得总线控制权的设备称为( )
A.总线控制器 B.总线主设备
C.总线裁决器 D.总线从设备
14.计算机中的声卡是( )
A.纯输入接口 B.纯输出接口
C.输入输出接口 D.非接口部件
15.在计算硬盘的平均访问时间时，不包括( )
A.平均寻道时间 B.平均旋转延迟时间
C.控制延时 D.串并转换时间
二、填空题(本大题共5小题，每小题2分，共10分)
请在每小题的空格中填上正确答案。错填、不填均无分。
16.计算机的输入输出通道一般可分为选择通道、___________和___________等三种类型。
17.从基本工作原理上可以将控制器分为___________和___________两种类型。
18.计算机总线的信息传输方式有并行传输、___________、___________和消息传输。
19.在微程序控制器中，存放微指令的专用存储器称为___________，一般用___________实现。
20.在常用的磁盘记录方式中，具有自同步能力的方式有调相制、___________和___________等方式。
三、名词解释题(本大题共5小题，每小题2分，共10分)
21.软中断
22.全双工总线
23.指令周期
24.原码
25.存储器
四、简答题(本大题共6小题，每小题5分，共30分)
26.动态存储器(DRAM)依靠什么存储信息?何为存“1”?何为存“0”?为什么称为“动态”存储器?
27.在指令中常用哪些办法来表明其寻址方式?各有何优缺点?
28.为什么连接到总线的所有部件的输出控制信号中，不能有两个同时为有效信号?
29.何谓同步通信方式?它用在什么场合?
30.何谓向量中断?有何优点和缺点?
31.在DMA预处理(初始化)时，向磁盘接口送出的寻址信息一般有哪几项?
五、计算题(本大题共1小题，10分)
32.用原码一位除法的恢复余数法进行7÷3运算。要求写出每一步运算过程及运算结果。
六、设计题(本大题共2小题，第33小题15分，第34小题10分，共25分)
33.用4K×4位/片的RAM存储器芯片设计一个16K×8位的存储器，地址总线A15~A0(低)，双向数据总线D7~D0(低)，R/是读写控制信号。试画出存储器逻辑图，注明各种信号线，列出片选逻辑式。
34.单总线CPU结构如下图所示，其中有运算部件ALU、寄存器Y和Z、通用寄存器R0~R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器DMR等部件。试拟出CPU读取并执行ADD R0，(R1)加法指令的流程，其中R0表示目的寻址是寄存器寻址，(R1)表示源寻址为寄存器间址。
赣公网安备 36010902000816号
